Low Power Buskodierverfahren für Verlustleistungsreduktion in DSM-Technologien

Moderne CMOS-Technologien erlauben, als Folge stetig sinkender Strukturbreiten, die Integration komplexer Systeme auf einem Schaltkreis, als System on Chip (SoC). Durch Strukturgrößen unterhalb von 250 nm, dem Deep Sub-Micron-Bereich (DSM), steigt der Einfluss parasitärer Effekte in performanzund leistungsrelevante Größenordungen. Gleichzeitig entwickelt sich die Verlustleistungsaufnahme der SoC zum limitierenden Faktor. Dies ergibt sich nichtzuletzt aus dem Streben nach höherer Mobilität, mehr Rechenleistung und größter Zuverlässigkeit für elektronische Systeme.